Holiday
DELTA台達102 F5F6F7
隨著製程的不斷進步,半導體產業鏈的分工越來越精細,電子產品中的晶片從設計、驗證、製造、封裝、測試到組裝為產品,每 一步很可能都由產業鏈上不同公司負責。這樣的精細分工,雖然能提升電子產品設計/製造的效率,卻也同時升高了電子產品製造 供應鏈中的安全性威脅。本課程將針對潛藏在全球化電子產品供應鏈中可能的安全性威脅進行說明,並提出對應的偵測、防護措 施,讓學生能深入了解常見的硬體安全威脅,以及晶片供應鏈安全防護設計的方式。本課程將涵蓋理論與實務,除了包括高安全 性、高可信度硬體的設計及設計自動化技術,並將透過一系列的實驗,讓修課學生實現常見的硬體安全威脅及防護機制,並從中 學習到相關的電腦輔助設計工具之操作。
Course keywords: 硬體安全, 硬體木馬, 旁通道攻擊, 分拆製造, 物理不可複製技術 ● 課程說明(Course Description) 隨著製程的微縮與積體電路(integrated circuits, ICs)設計技術的進步,晶片系統已經十分 普及於我們的日常生活中,並使用於如交通、金融、教育、醫療、國防等等各式不同的領域中,為我 們的生活帶來極大的便利。然而,隨著單一晶片能提供越來越多不同的功能,IC設計與製造的複雜 度呈現指數型的提升,舉例而言,Apple公司在2023年9月所發表的Apple A17 Pro晶片,不但採用 了3 nm FinFET (TSMC N3P)的製程,其構成更是包含了190億顆電晶體,這樣規模的晶片設計與製 造,已經很難在單一公司完成設計、製造、與封裝。因此,半導體產業鏈的分工越趨精細,並形成了 全球的硬體供應鏈,電子產品中的晶片從設計、驗證、製造、封裝、測試到組裝為產品,每一步驟的 實作都需要相對的專業技術與設備,因此大多由產業鏈上不同公司負責,全球硬體供應鏈上中下游共 同合作以打造多樣化的晶片與3C產品,已成為現今半導體產業的主流。 為了提升國內前瞻科技人才對於IC/SOC之安全性及潛在威脅之基礎知識與認知,我們將在「晶片 及硬體的資安防護設計」這個於國際間已經興起,但在台灣尚未普及的重要議題上,規劃一完整的介 紹、入門課程。課程將介紹各種電子產品製造供應鏈中的安全性、可信度問題,並討論可行的解決方 案,另將以智慧晶片系統應用為主軸,提出相關的理論、技術說明,最後輔以一系列的實驗,以期收 到理論與實務並重的功效。除了電子產品製造供應鏈中安全性、可信度的介紹,主要的課程內容還將 在下面的幾個主題上有深入的探討:特洛伊、旁通道、IC偽造、IC詐騙、逆向工程、過量製造,針 對每個主題,相關的防護技術之設計及自動化,也會有質量並重的討論。 本課程以教育部「智慧晶片系統與應用跨校教學聯盟計畫」中智慧晶片系統整合推動聯盟所開 發之教材模組「晶片及硬體之供應鏈層次的資安防護設計」(陳聿廣老師開發, 獲2023年示範模組教 材獎)及「晶片及硬體之邏輯暨架構層次的資安防護設計」(中原大學黃世旭老師開發)為主軸,並將 以PBL的方式進行,透過提出問題或質疑、引導學生思考、鼓勵學生討論及發表意見,來達到深層學 習的目標。在課程中,我們也會邀請跨領域教師及業界專家進行專題演講,或與修課學生進行互動式 的指導及分享,以加強學生的實作能力及實務經驗。跨領域教師及業界專家也會參與課程教材的設 計,協助講義編撰及實驗開發,以連結產業界最新的相關技術與應用。 學生在學習完本課程後,將能對於硬體安全相關議題有基本認知,並能知道硬體安全的研究範 疇,以及state-of-the-art的研究成果。更重要的是,學生將能透過實際的動手做,來觀察硬體木 馬對電路的影響,以期能更深刻的了解硬體安全對晶片甚至其相關應用的威脅。 ● 指定用書(Text Books) S. Bhunia and M. Tehranipoor, Hardware Security: A Hands-on Learning Approach, Elsevier, Morgan Kaufmann imprint, 2018. ● 參考書籍(References) Handouts and papers from Lecturer ● 教學方式(Teaching Method) PBL-based Learning Lecture Invited Talks ● 教學進度(Syllabus) Introduction to Hardware Security IC Design Threats on Global Electronics Supply Chain Meltdown& Spectre Hardware Trojans: IC Trust (Taxonomy and Design) Hardware Trojans: IC Trust (Detection) Logic Obfuscation and Split Manufacturing Side Channel Attacks and Countermeasures Hardware Metering Security based on Physically Unclonability and Disorder Watermarking of HW IPs Fault Injection Attacks Trusted Design in FPGAs Design for Hardware Trust ML-based Attack and Protection ● 成績考核(Evaluation) Programming Assignments 30% Final Exam 20% Paper Presentation 20% Final Project 30% Bonus Points ??% ● 採用下列何項 AI 使用規則 (Indicate which of the following options you use to manage student use of the AI) 有條件開放: 可使用AI協助學習, 但作業繳交時必須註明AI 請註明如何使用生成式AI於課程產出 Conditionally open; please specify how generative AI will be used in course output
MON | TUE | WED | THU | FRI | |
08:00108:50 | |||||
09:00209:50 | |||||
10:10311:00 | |||||
11:10412:00 | |||||
12:10n13:00 | |||||
13:20514:10 | |||||
14:20615:10 | |||||
15:30716:20 | |||||
16:30817:20 | |||||
17:30918:20 | |||||
18:30a19:20 | |||||
19:30b20:20 | |||||
20:30c21:20 |
Average Percentage 88.34
Std. Deviation 13.09
16週課程。
-
-
-